A Proof-Producing Translator for Verilog Development in HOL
Paper i proceeding, 2019
hardware verification
interactive theorem proving
verilog
Författare
Andreas Lööw
Chalmers, Data- och informationsteknik, Formella metoder
Magnus Myreen
Chalmers, Data- och informationsteknik, Formella metoder
Proceedings - 2019 IEEE/ACM 7th International Workshop on Formal Methods in Software Engineering, FormaliSE 2019
99-108 8807452
Montreal, Canada,
Ämneskategorier
Språkteknologi (språkvetenskaplig databehandling)
Inbäddad systemteknik
Datorsystem
DOI
10.1109/FormaliSE.2019.00020