Planar double gate SOI MOS devices; Fabrication by wafer bonding over pre patterned cavities and electrical characterisation

Ulf Södervall

Planar double gate SOI MOS devices; Fabrication by wafer bonding over pre patterned cavities and electrical characterisation
Artikel i vetenskaplig tidskrift, 2007

Författare

Ulf Södervall

Chalmers, Mikroteknologi och nanovetenskap

Forskning Andra publikationer

Solid State electronics

Vol. 51(2) 231-238

Ämneskategorier

Fysik

Mer information

Skapat

2017-10-06

Om du har frågor, behöver hjälp, hittar en bugg eller vill ge feedback kan du göra det här nedan. Du når oss också direkt per e-post research.lib@chalmers.se.

Meddelande

Din e-postadress

Research.chalmers.se innehåller information om forskning på Chalmers, publikationer och projekt inklusive information om finansiärer och samarbetspartners.

Läs mer om tjänsten, täckningsgrad och vilka som kan se informationen

Personuppgifter och cookies

Tillgänglighet

Citation Style Language
citeproc-js (Frank Bennett)

Chalmers bibliotek

Chalmers forskning

Chalmers examensarbeten

412 96 GÖTEBORG
TELEFON: 031-772 10 00
WWW.CHALMERS.SE