Transactional prefetching: Narrowing the window of contention in hardware transactional memory
Paper i proceeding, 2012
Prefetching
Hardware transactional memory
Multicores
Författare
Anurag Negi
Chalmers, Data- och informationsteknik, Datorteknik
A. Armejach
Universitat Politecnica de Catalunya
Centro Nacional de Supercomputacion
A. Cristal
Centro Nacional de Supercomputacion
CSIC - Instituto de Investigacion en Inteligencia Artificial (IIIA)
O.S. Unsal
Centro Nacional de Supercomputacion
Per Stenström
Chalmers, Data- och informationsteknik, Datorteknik
Parallel Architectures and Compilation Techniques - Conference Proceedings, PACT
1089795X (ISSN)
181-190Ämneskategorier
Data- och informationsvetenskap
DOI
10.1145/2370816.2370844