Eager Beats Lazy: Improving Store Management in Eager Hardware Transactional Memory
Artikel i vetenskaplig tidskrift, 2013
transactional memory
multicore architectures
Parallel programming
coherence
performance
caches
Författare
Ruben Titos Gil
Chalmers, Data- och informationsteknik, Datorteknik
Anurag Negi
Chalmers, Data- och informationsteknik, Datorteknik
M. E. Acacio
Universidad de Murcia
J. M. García
Universidad de Murcia
Per Stenström
Chalmers, Data- och informationsteknik, Datorteknik
IEEE Transactions on Parallel and Distributed Systems
1045-9219 (ISSN) 15582183 (eISSN)
Vol. 24 11 2192-2201 6342882Ämneskategorier
Data- och informationsvetenskap
DOI
10.1109/tpds.2012.315