High-Accuracy Architecture-Level Power Estimation for Partitioned Arrays in a 65-nm CMOS BPTM Process
Paper i proceeding, 2007

Författare

Minh Quang Do

Chalmers, Data- och informationsteknik, Datorteknik

Per Larsson-Edefors

Chalmers, Data- och informationsteknik, Datorteknik

Mindaugas Drazdziulis

Chalmers, Data- och informationsteknik, Datorteknik

Proceedings of the 10th Euromicro Conference on Digital System Design, Architecture, Methoods and Tools (DSD 2007)

Ämneskategorier

Annan elektroteknik och elektronik